


# 基礎から学ぶ Verilog HDL & FPGA 設計

## 第5回

## ステート・マシンの設計

中野浩嗣, 伊藤靖朗



デバイスの記事



ビギナーズ

本連載は、さまざまな回路を Verilog HDL で設計していき、最終的には小型の CPU を実現することを狙いとしている。今回は、CPU の状態を制御するステート・マシンを作る。ステート・マシンを順序回路として設計し、シミュレーションと FPGA を用いた動作確認を行う。 (筆者)

### ● CPU の基本動作と状態遷移図

基本的には、CPU は次の二つの動作を繰り返します。

#### ● 命令フェッチ

メモリに格納されている機械語命令を取り出す(フェッチする)。

#### ● 命令実行

取り出した機械語命令を実行する。

さらに、動作を行っていない待機状態を加えると、CPU の基本動作は、図1のように表すことができます。このような図を状態遷移図と呼びます。

図1の状態遷移図の矢印は、状態遷移規則を表しています。遷移要求があるたびに遷移が行われます。状態遷移規則には、無印のものと、動作開始と動作終了のラベルの付いたものがあります。一つの状態から二つ以上の外向きの

矢印が出ている場合、外部からの合図によって遷移先の状態が決まります。例えば、待機状態で動作開始の合図があると、命令フェッチ状態に遷移します。待機状態で合図がない場合は、待機状態に遷移、つまり状態が変わりません。命令フェッチ状態からは、命令実行状態に遷移し、命令実行状態で合図がない場合は、命令フェッチ状態に戻ります。命令実行状態で動作終了の合図があると、待機状態に遷移します。従って、動作終了の合図がない間、命令フェッチと命令実行を交互に繰り返します。

状態遷移図により定義された状態遷移を実現するのがステート・マシンです(図2)。このステート・マシンでは、遷移要求、および動作開始と動作終了の合図が入力され、現在の状態を出力します。遷移要求があるたびに、図1の状態遷移図に従って状態遷移を行います。

### ● ステート・マシンの設計

現在の状態を保持するのにフリップフロップを用いれば、ステート・マシンは順序回路として設計することができます。実際にCPUで用いるステート・マシンを設計しましょう。本連載で設計するCPUの状態遷移はもう少し複雑で




図1  
CPUの基本動作




図2 ステート・マシン

### Keyword

命令フェッチ, 命令実行, 状態遷移図, 動作開始, 待機状態, 動作終了

す。図3はその状態遷移図です。

五つの状態を持ち、IDLE が待機状態、FETCHA と FETCHB が命令フェッチのための状態、EXECA と EXECB が命令実行のための状態です。命令フェッチと命令実行のために、それぞれ2クロック・サイクルが必要なため、二つの状態を割り当てています。図4はこの状態遷移図を実現するステート・マシンです。

このステート・マシンは、後で順序回路に実装するのを想定して設計します。ステート・マシンは、clk, reset, run, cont, halt の五つの入力を持ちます。出力は現在の状態 cs です。

基本的に、クロック clk の立ち上がりで状態遷移が行われます。リセット reset が0になると、clk の立ち上がりに関係なく IDLE に非同期に遷移します。状態が IDLE のとき run が1ならば、FETCHA に遷移します。その後は基本的に、FETCHA → FETCHB → EXECA → EXECB というように三つの状態 FETCHA, FETCHB, EXECA を順に遷移し、命令フェッチと命令実行を繰り返します。

状態が EXECA のとき、halt が1なら、IDLE に遷移します。これはCPUの動作の終了を意味します。

状態が EXECA のとき、cont が1なら、EXECB に遷移します。これは、EXECA の1クロック・サイクルだけでは命令実行が完了せず、2クロック・サイクル必要な場合に対応します。EXECB に遷移した後、FETCHA に戻ります。




図3 CPUの状態遷移図




図4  
CPUのステート・マシン

## ● ステート・マシンの Verilog HDL 記述

ステート・マシンを順序回路で実装するために、レジスタ(フリップフロップ)を用いて現在の状態を記憶します。図3のステート・マシンは五つの状態を持つので、3ビットのレジスタ(つまり3個のフリップフロップ)を用います。3ビットあれば、2進数表現で000から111までの八つ( $2^3 = 8$ )の状態を区別することができるので十分です。

2ビットでは最大4( $= 2^2$ )状態なので、5状態を区別するには不足します。

リスト1は、この方法によりステート・マシンを実現する Verilog HDL 記述です。11 行目の reg 文で、3ビットのレジスタ cs を宣言します。このレジスタを用いてステート・マシンの状態を保持することにします。

1 行目～5 行目では、define 文を用いて、状態名と値を対応づけています。

13 行目から始まる always 文で cs の値を決定しています。

14 行目は、reset が0のとき cs の値が IDLE になる非同期リセットを定義しています。

16 行目から始まる case 文では、reset が1で clk の立ち上がりが発生したときの遷移先を定義しています。cs の値が IDLE の場合、17 行目の if 文が実行され、run が1のとき cs に FETCHA つまり、3'b001 が代入されます。run が0のときは代入が行われないので、cs は IDLE のままです。cs が FETCHA のときは FETCHB に、FETCHB の場

### リスト1 ステート・マシンの Verilog HDL 記述(state.v)

```
1  'define IDLE 3'b000
2  'define FETCHA 3'b001
3  'define FETCHB 3'b010
4  'define EXECA 3'b011
5  'define EXECB 3'b100
6
7  module state(clk,reset,run,cont,halt,cs);
8
9      input clk, reset, run, cont, halt;
10     output [2:0] cs;
11     reg [2:0] cs;
12
13     always @(posedge clk or negedge reset)
14         if(!reset) cs <= 'IDLE;
15         else
16             case(cs)
17                 'IDLE: if(run) cs <= 'FETCHA;
18                 'FETCHA: cs <= 'FETCHB;
19                 'FETCHB: cs <= 'EXECA;
20                 'EXECA: if(halt) cs <= 'IDLE;
21                         else if(cont) cs <= 'EXECB;
22                         else cs <= 'FETCHA;
23                 'EXECB: cs <= 'FETCHA;
24                 default: cs <= 3'bxxx;
25             endcase
26
27     endmodule
```

合は EXECA が cs に代入されます。cs が EXECA のとき、halt が1ならば IDLE が cs に代入されます。cont が1ならば、EXECB が代入されます。いずれでもない場合、FETCHA が代入されます。状態が EXECB のとき、次の状態は常に FETCHA です。

24行目の default 文は、cs に不定値 3'bxxx を代入しています。これは、cs が定義した五つの値以外の値を取ることにはありえないので、このような場合 cs にどのような値を代入してもかまわないことを意味しています。これにより、五つの値以外を取る場合については無視して回路を生成できるので、設計ツールはよりコンパクトな回路を生成することが期待できます。また、default 文を省略したとしても、組み合わせ回路の場合のように、非同期ラッチを生成することはありません。もし省略したとしても、五つの値以外の場合には、cs の値を変更しないような回路となります。しかし、default 文がある場合に比べて、より複雑な回路になる可能性があるため省略しないほうがよいでしょう。

## ● ステート・マシンのシミュレーション

リスト1のステート・マシンの動作をシミュレーションで確認してみましょう。リスト2はステート・マシンのテスト・ベンチです。テスト・ベンチの基本的な構造は、前回作成したカウンタのテスト・ベンチとほぼ同じです。

4行目でステート・マシンへの五つの入力をレジスタ変数として宣言します。

5行目でステート・マシンの出力をネット変数として宣言します。

7行目でステート・マシンをインスタンス化します。

9行目から 13 行目で50ns ごとに値が反転するクロック

clk を定義します。15行目以降で reset、run、halt、cont の四つの値の変化を定義します。

図5はリスト2のシミュレーション結果です。シミュレーション開始時は reset が0なので、状態 cs は 3'b000、つまり IDLE です。時刻100nsから200nsの間、run が1なので、時刻150nsの clk の立ち上がりで状態 cs は 3'b001、つまり FETCHA に遷移します。

続けて、状態 cs が 3'b010( EXECB ), 3'b011( EXECA )と遷移します。時刻400nsから500nsの間、cont が1なので、状態は 3'b100( EXECB )に遷移します。その後、状態は 3'b001 に戻り、以下同様に状態遷移を繰り返します。時刻1150nsにおいて、状態 cs は 3'b011( EXECA )であり、halt が1なので、次の状態は 3'b000

リスト2 ステート・マシンのテスト・ベンチの Verilog HDL 記述 (state\_tb.v)

```
1  'timescale 1ns / 1ps
2  module state_tb;
3
4      reg clk,reset,run,halt,cont;
5      wire [2:0] cs;
6
7      state state0(.clk(clk),.reset(reset),.run(run),
8                  .cont(cont),.halt(halt),.cs(cs));
9
10     initial begin
11         clk = 0;
12         forever
13             #50 clk = ~clk;
14     end
15
16     initial begin
17         reset = 0; run = 0; halt = 0; cont = 0;
18         #100 reset = 1; run = 1;
19         #100 run = 0;
20         #200 cont = 1;
21         #100 cont = 0;
22         #600 halt = 1;
23         #100 halt = 0;
24     end
25 endmodule
```




図5 ステート・マシンのシミュレーション波形

(IDLE)になります。以上のことから正しく動作していることが確認できます。

### ● ステート・マシンの FPGA ボードによる動作確認

最後に、米国 Xilinx 社の「Spartan-3E スタータ・キット」または「Spartan-3A スタータ・キット」の FPGA ボードを用いて、ステート・マシンの動作を確認してみましょう。

リスト3 トップ・モジュールの Verilog HDL 記述 (state\_top.v)

```
1 'define IDLE 3'b000
2 'define FETCHA 3'b001
3 'define FETCHB 3'b010
4 'define EXECA 3'b011
5 'define EXECB 3'b100
6
7 module state_top(BTN_EAST, BTN_SOUTH, SW, LED);
8   input BTN_EAST, BTN_SOUTH;
9   input [2:0] SW;
10  output [4:0] LED;
11  wire [2:0] cs;
12
13  state state0(.clk(BTN_EAST), .reset(~BTN_SOUTH),
14    .run(SW[2]), .cont(SW[1]), .halt(SW[0]),
15    .cs(cs));
16
17  assign LED[4] = (cs == 'IDLE);
18  assign LED[3] = (cs == 'FETCHA);
19  assign LED[2] = (cs == 'FETCHB);
20  assign LED[1] = (cs == 'EXECA);
21  assign LED[0] = (cs == 'EXECB);
22
23 endmodule
```




写真1 プッシュ・スイッチ

右側のスイッチに clk、下側のスイッチに reset を接続する。


具体的には、ステート・マシンの入力をプッシュ・スイッチとスライド・スイッチに割り当て、状態遷移の様子を LED で表示するようにします。

前回のカウンタの動作確認を行ったときと同様に、FPGA ボードとのインターフェースとなるモジュールを作成します。

リスト3はそのモジュール state\_top です。入力は、1 ビットの BTN\_EAST と BTN\_SOUTH、および 3 ビットの SW です。出力は 5 ビットの LED です。これらのポートはユーザ制約ファイル (UCF) によるピン割り当てにより、FPGA ボード上のスイッチや LED と接続します。

BTN\_EAST と BTN\_SOUTH は、右側と下側に位置するプッシュ・スイッチ(写真1)に接続します。3 ビットの SW は、FPGA ボード上の4個あるスライド・スイッチ(写真2)のうち、右側の3個に接続します。5 ビットの LED は、FPGA ボード上の8個の LED のうち、右側の5個に接続します。これらの接続関係を定義するユーザ制約ファイルがリスト4 (Spartan-3E スタータ・キット用) とリスト5 (Spartan-3A スタータ・キット用) です。ピン割り当てに

LED: ステート・マシンの現在の状態を表示



SW: 右側から順にステート・マシンの halt, cont, run に接続

写真2 スライド・スイッチとLED

右から3番目のスライド・スイッチに run、右から2番目のスイッチに cont、1番右側のスイッチに halt を接続する。また、LED の右側5個を用いてステート・マシンの現在の状態を表す。

### リスト4

トップ・モジュールのユーザ制約ファイル (state\_top.ucf, Spartan-3E スタータ・キット用)

```
1 # PUSH SWITCH
2 NET "BTN_EAST" LOC = "H13" | IOSTANDARD = LVTTTL | PULLDOWN ;
3 NET "BTN_SOUTH" LOC = "K17" | IOSTANDARD = LVTTTL | PULLDOWN ;
4
5 # LED
6 NET "LED<4>" LOC = "C11" | IOSTANDARD = LVTTTL | SLEW = SLOW | DRIVE = 8 ;
7 NET "LED<3>" LOC = "F11" | IOSTANDARD = LVTTTL | SLEW = SLOW | DRIVE = 8 ;
8 NET "LED<2>" LOC = "E11" | IOSTANDARD = LVTTTL | SLEW = SLOW | DRIVE = 8 ;
9 NET "LED<1>" LOC = "E12" | IOSTANDARD = LVTTTL | SLEW = SLOW | DRIVE = 8 ;
10 NET "LED<0>" LOC = "F12" | IOSTANDARD = LVTTTL | SLEW = SLOW | DRIVE = 8 ;
11
12 # SLIDE SWITCH
13 NET "SW<2>" LOC = "H18" | IOSTANDARD = LVTTTL | PULLUP ;
14 NET "SW<1>" LOC = "L14" | IOSTANDARD = LVTTTL | PULLUP ;
15 NET "SW<0>" LOC = "L13" | IOSTANDARD = LVTTTL | PULLUP ;
```



## リスト5

トップ・モジュールのユーザ制約ファイル  
(state\_top.ucf, Spartan-3A スタータ・  
キット用)

```

1  # PUSH SWITCH
2  NET "BTN_EAST" LOC = "T16" | IOSTANDARD = LVTTTL | PULLDOWN ;
3  NET "BTN_SOUTH" LOC = "T15" | IOSTANDARD = LVTTTL | PULLDOWN ;
4
5  # LED
6  NET "LED<4>" LOC = "V19" | IOSTANDARD = LVTTTL | SLEW =QUIETIO | DRIVE = 4 ;
7  NET "LED<3>" LOC = "U19" | IOSTANDARD = LVTTTL | SLEW =QUIETIO | DRIVE = 4 ;
8  NET "LED<2>" LOC = "U20" | IOSTANDARD = LVTTTL | SLEW = QUIETIO | DRIVE = 4 ;
9  NET "LED<1>" LOC = "T19" | IOSTANDARD = LVTTTL | SLEW =QUIETIO | DRIVE = 4 ;
10 NET "LED<0>" LOC = "R20" | IOSTANDARD = LVTTTL | SLEW = QUIETIO | DRIVE = 4 ;
11
12 # SLIDE SWITCH
13 NET "SW<2>" LOC = "U8" | IOSTANDARD = LVTTTL | PULLUP ;
14 NET "SW<1>" LOC = "U10" | IOSTANDARD = LVTTTL | PULLUP ;
15 NET "SW<0>" LOC = "V8" | IOSTANDARD = LVTTTL | PULLUP ;

```

についての詳細はユーザ・マニュアル<sup>(1),(2)</sup>を参照してください。

リスト3の13行目で、モジュールstateのインスタンス化を行います。この時、入力ポートclkとBTN\_EASTを接続します。従って、右側のプッシュ・スイッチを押すと、clkが1になります。また、入力ポートresetには、BTN\_SOUTHの論理否定~BTN\_SOUTHを接続します。従って、下側のプッシュ・スイッチを押したときには、resetが0になり、非同期リセットが行われます。

入力ポートSW[2]にrun, SW[1]にcont, SW[0]にhaltを接続します。これらの値は、三つのスライド・スイッチの位置により決まり、上の時は1, 下の時は0です。モジュールstateが出力する現在の状態csは、11行目で宣言したネットcsにそのまま接続します。

連載第1回(本誌2007年4月号, pp.105-114)で説明した手順でビットストリーム・ファイルstate\_top.bitを作成し、このビットストリーム・ファイルをFPGAにダウンロードします。ビットストリーム・ファイルを作成する際に、state\_top.vがトップ・モジュールであり、リスト4, またはリスト5のユーザ制約ファイルがプロジェクトに追加されていることを確認します。プロジェクトに設定できるユーザ定義ファイルは一つだけなので、もしほかのユーザ制約ファイルが設定されている場合、これをいったん削除して、必要なユーザ制約ファイルを追加します。エラーがなければ、ビットストリーム・ファイルstate\_top.bitが生成されるので、これをFPGAにダウ

ンロードします。

右側のプッシュ・スイッチを押すたびに、clkの立ち上がりが発生し、状態遷移が起こります。最初は、状態がIDLEですが、右から3番目のスライド・スイッチを上にするるとrunが1になります。このとき、右側のプッシュ・スイッチを押すとFETCHAに遷移します。図4の状態遷移図の通り正しく状態遷移することが、LEDの点灯により確認できるはずです。

次回は数式の評価に用いるスタックを設計します。

## 参考・引用\*文献

- (1) Xilinx ; Spartan-3E スタータ・キット ボード・ユーザー・ガイド, <http://japan.xilinx.com/bvdocs/userguides/ug230.pdf>
- (2) Xilinx ; Spartan-3A スタータ・キット ボード・ユーザー・ガイド, <http://japan.xilinx.com/bvdocs/userguides/ug330.pdf>

なかの・こうじ  
いとう・やすあき  
広島大学大学院工学研究科

## <筆者プロフィール>

**中野浩嗣** . 1992年大阪大学大学院博士後期課程修了。工学博士。一つの民間企業、二つの大学を経て、2003年より、広島大学教授。

**伊藤靖朗** . 2003年北陸先端科学技術大学院大学博士前期課程修了。現在、広島大学助教。